通过降低准饱和效应，提高射频LDMOS的线性度和鲁棒性

抽象

本文讨论的线性度和耐用性，共同为首次披露的方式加以改进。它揭示了非线性跨导与设备在准饱和区的工作是器件的线性的显著因素。峰值电场是电子速度饱和的根本原因。在靠近漏极漂移区中的高电场会引起生成的触发寄生NPN晶体管导通，这可能导致设备故障更多电子 - 空穴对。用不同的漂移区的掺杂装置模拟了TCAD和测量。与LDD4掺杂，在漂移区域中的峰值电场被降低;跨导的线性区域变宽。相邻信道功率比是通过2 dBc的下降;12％更多的功率能够之前NPN晶体管导通被排出，表明更好的线性度和鲁棒性。

1.简介

线性度和鲁棒性是在基站进行通信的功率放大器非常重要的。对于LDMOS功率器件，输出和输入信号之间的关系是接近饱和的区域的平方关系，这是很容易出现频谱泄漏和互调失真。此外，电容表现出与电压，容易产生相位失真的非线性关系。在通信应用中，装置总是与回退，以满足线性要求，这牺牲效率，特别是对非对称多赫蒂放大器[工作1]。相邻通道功率比(ACPR)是衡量功放线性度的指标;它被定义为偏移信道的功率密度与主信道的功率密度之比。

RF LDMOS的线性度的研究主要集中在电容和跨导的线性度。文献[2]研究了输入电容上的互调失真（IMD）和AM-PM失真从视模拟点A类功率放大器的双音信号输入下的效果。文献[3.]表明，与跨导的非线性而高频IMD相关跨导和电容的非线性低频IMD。文献[4]，多LDMOS合并在平行;每个在不同的电压偏置;然后IMD通过不同甜蜜点的组合降低。文献[5]降低了漏极接触以增加饱和电流的大小。

鲁棒性是LDMOS的承受从失配的功率输出或从电子静态放电功率的能力。LDMOS的鲁棒性与固有地呈现寄生双极NPN晶体管相关[6，并建议增加体掺杂以抑制NPN晶体管的开启。该装置可能会因为早期灯丝的形成而失效[7,8];深层注入漏极接触[9]及在漏侧植入ESD [10]的建议，以解决早期长丝问题的形成。

本文讨论了首次的线性度和耐用性一起。电场分布，并用不同的漂移区的掺杂器件的跨导进行模拟与TCAD。可以通过调整漂移区的掺杂，从而产生更好的线性度和鲁棒性，由硅数据验证被减小漂移区的峰值电场。部分2的本文分析跨导和线性度之间的关系，分析在漂移区准饱和效应和电场分布之间的关系，并提出了一种方案，以改善跨导和鲁棒性的线性度。试验结果和讨论示于第3.。和部分4本文总结道。

2.方法与TCAD仿真

数字1是LDMOS装置的结构的示意图;数字2该器件的小信号等效电路在哪里是漂移区的等效电阻，并是该装置的跨导。根据密勒效应，该装置的跨导由下式表示如式（1）。线性可以以两种方式加以改进，一个是改善跨导的线性度，而另一个是减少米勒电容和输出电容 。本文通过减轻准饱和效应优化跨导的线性度。

空间电荷调制效应是电流饱和的原因[11,12];一方面，它降低电子的迁移率，而在另一方面，它缩小了通道边缘和漂移区之间的耗尽层。流动性的降低是由于注入到漂移区域和邻近所述漏极中的峰值电场的电子密度的增加。在峰值电场越高，载流子迁移饱和，因此较早的当前饱和度越容易。相应地，有两种方法来减轻饱和效应。之一是增加的背景浓度，但击穿电压和热载流子注入的可靠性将被牺牲。第二是降低漂移区的长度，这将牺牲的耐压性和鲁棒性。为了得到一个好的折衷线性度，效率，击穿电压，HCI可靠性和鲁棒性之间，在漂移区域中的峰值电场必须被展平。电场和不同漂移区结构的跨导进行模拟与TCAD。

数字3.是漂移区的掺杂结构的图。漂移区的长度为2.8微米。LDD1表示在整个漂移区中的第一N型注入;能量100KEV。LDD2是第二N型植入的200KEV的能量;到栅极边缘的距离是达到0.8um。LDD3是第三N型植入的200KEV的能量;到栅极边缘的距离为1.4um。LDD4是第四N型植入的200KEV的能量;到栅极边缘的距离为2.2μm.每次植入剂量L1D、L2D、L3D、L4D见表1。此步骤的掺杂分布结构可提高导通电阻的击穿电压的和值FOM，特别是在超级结结构[13]。

表1列出了掺杂条件和DC模拟具有不同的漂移区掺杂装置的结果。漏极饱和电流增加作为漂移区的总掺杂。如图所示4随着漂移区域的掺入，跨导和漏极饱和电压增大，饱和点向漏极电流增大，跨导线性区域变宽，表明线性度更好。LDD4掺杂后器件跨导明显增加，而LDD3掺杂后器件跨导变化不大。这是因为LDD4掺杂使漂移区电场得到了优化;多掺杂不会引起电场的显著变化，也不会引起跨导率的显著变化。如图所示5，通过增加LDD4的宽度或增加LDD4的剂量，可以得到类似的跨导。

准饱和条件下的电场分布在图中示出6。该图中的黑色椭圆框是漂移区和漏极接触，在峰值电场位于的接口。LDD4被植入和作为LDD的数目增加而减小后，此峰值电场减小。在附近的电场的均匀分布的漏极结果渐变掺杂。在器件的漂移区与LDD4掺杂峰值电场显著降低，从而导致跨导的加宽线性区。增加LDD的注入的数量降低了峰值电场在漏极附近，使得在所述漂移区域中的电场分布更加均匀，减少了载流子的饱和度，由此减轻了设备的准饱和效应。

对应于鲁棒性的电等效电路在图中给出7。下输出不匹配条件，高功率返回到LDMOS漏，导致高的漏电压，从而导致强电场的漂移区。然后更多的电子 - 空穴对产生和空穴电流可以触发NPN晶体管的导通，导致形成早期长丝的[7,8]，可能导致设备故障。为了提高鲁棒性，必须减小漏极附近漂移区域的电场，以抑制电子-空穴对的形成。正如上一段所分析的，漏极的电场可以与LDD4的掺杂相一致。

可以看出，LDD4掺杂后，漏极附近的掺杂分布变成了梯度分布，降低了漏极附近的峰值电场，使漂移区电场均匀化。然后柯克效应被放松，从而缓和准饱和效应，导致更线性的跨导。漏极附近的电场分布越均匀，器件在失配情况下产生的电子-空穴对就越少，鲁棒性也越好。线性和鲁棒性优化结果将在下一节讨论。

3。结果与讨论

参照的HCI评价方法[14]，器件在静态偏置条件下受力;在这篇文章中,等于28V和等于8毫安/毫米。然后导通电阻和漏电流绘制相对于时间对设备寿命评估。导通电阻和与最大饱和电流，其可以具有HCI差，以及条件C条件G的设备的静态漏极电流退化在图中给出8。导通电阻的寿命内的生长被限制在10％，这将导致减少0.3分贝输出功率。导通电阻的条件G增加小于在20年内6％，满足基站应用的生命周期的要求。

图中给出了不同器件在晶片上测试结构的跨导率9。跨导随着漂移区的掺杂，并且所述饱和效应被减轻与LDD4和LDD3掺杂，与TCAD模拟匹配。如图所示10，2dBc更好ACPR与LDD4掺杂获得的，但ACPR的无显著变化在设备发现与LDD4后LDD3掺杂。它也可以在图中找到11即，在一定程度上有ACPR的无显著变化增加LDD3的掺杂时。由此可以得出的结论是跨导的线性区域被加宽与LDD4掺杂，并且当附加LDD3被LDD4之后加入2dBc更好ACPR获得，用很少的益处。

为了验证设备的鲁棒性掺杂工程，条件A，C，和G器件下的传输线脉冲（TLP）检验，如在图中所示12和表2。LDD4掺杂, ,当从78伏到87.5伏，这意味着更多的12％的功率增加的寄生NPN晶体管导通可被排出，这表明更好的鲁棒性的漏极电压。鲁棒性的无显著变化装置被发现时LDD4掺杂后LDD3掺杂。

跨导与测量模拟TCAD匹配;的ACPR和鲁棒性的测量数据匹配的电场分布的模拟TCAD结论。与LDD4注入，所述漏极接触和所述漂移区域之间的浓度梯度减小，并且随着剂量的增加而梯度减小。靠近漏极漂移区的峰值电场减小，从而导致更均匀的电场分布，这减轻该装置的饱和效应，使得更线性的跨导，从而改善了ACPR。更好的鲁棒性，也具有更均匀分布的电场获得。

4。结论

据透露，并通过TCAD仿真和测量数据，通过漂移区掺杂工程，在漂移区域中的峰值电场分布被减小，该装置的准饱和效应被减轻，跨导的线性度验证，并且ACPR提高超过2 dBc的。漏极峰值电场的减少也是该装置的鲁棒性有利;功率提高12％可以在寄生NPN晶体管导通之前被排出。

数据可用性

文章中所提供的实验结果在系统集成和纳米技术的苏州研究院的IC设计部门与纳米仿生，中国的院院士科学获得，在2018年。

利益冲突

作者宣称，有兴趣就本文发表任何冲突。

致谢

本课题由国家重点研究开发计划(批准号:2016YFE0129400)、中国科学院青年创新促进会(批准号:2016290)、国防基础科学研究计划(批准号:中国科学院战略重点研究项目(批准号:XDC02010800)。

参考

1. K. Bathich，H.里斯本，和G. BOECK，“具有优化的线性度的高效率的Si LDMOS的Doherty功率放大器，”在在SBMO / IEEE MTT-S国际微波与光电子学会议，IMOC '09论文集，第33-36页，巴西，2009年。查看在：谷歌学术
2. O.特松，L. Vestling，和J. Olsson的，“在LDMOS晶体管中的非线性输入电容和其到IMD和相位失真的贡献的研究，”固态电子卷。52，没有。7，第一〇二四年至1031年，2008年。查看在：出版商的网站|谷歌学术
3. O. Tornblad，C.伊藤，F.罗泰拉，M.戈登和R. W.达顿，“利用谐波平衡装置模拟RF LDMOS器件的线性分析，”在在半导体工艺模拟和设备，SISPAD '05国际会议论文集，第243-246，2005。查看在：谷歌学术
4. 刘建民，“基于射频功率放大器的超线性分布ab型LDMOS射频功率放大器”，清华大学电子科学与工程研究所硕士论文IEEE MTT-S国际微波研讨会论文集01卷。2，第1363至1366年，亚利桑那州凤凰城，美国。查看在：出版商的网站|谷歌学术
5. A.古普塔，M. Shrivastava，M. S. Baghini，D. K.夏尔马，H. Gossner和V. R.饶，“在漏极的改进的高频线性扩展MOS器件”IEEE微波和无线组件快报卷。26，没有。12，第999-1001，2016。查看在：出版商的网站|谷歌学术
6. S. J. C. H. Theeuwen和J. H.库雷希，“LDMOS技术RF功率放大器，”IEEE微波理论与技术汇刊第60卷，no。2012年，第1755-1763页。查看在：出版商的网站|谷歌学术
7. M. Shrivastava和H. Gossner，“漏极扩展mos器件的esd鲁棒性综述，”对设备和材料的可靠性IEEE交易第12卷，no。4, 2012年615-625页。查看在：出版商的网站|谷歌学术
8. A. J. Walker, H. Puchner, S. P. Dhanraj， "高压CMOS ESD与安全操作区，"IEEE交易上的电子器件卷。56，没有。8，第1753至1760年，2009年。查看在：出版商的网站|谷歌学术
9. 五，Parthasarathy，五凯姆卡，R.朱J.惠特菲尔德，A百色和R.井田，“双RESURF LDMOS与排水工程型材，以提高ESD稳健性，”IEEE电子器件快报卷。23，没有。4，第212-214，2002。查看在：出版商的网站|谷歌学术
10. M. Shrivastava, H. Gossner，和C. Russ，“在ESD应力下展开灯丝的漏极扩展MOS器件，”IEEE电子器件快报卷。33，没有。9，第1294至1296年，2012。查看在：出版商的网站|谷歌学术
11. C.-Y.陈，O. Tornblad和R. W.达顿“在RF功率MOSFET横向沟道掺杂的线性分析，”IEEE微波理论与技术汇刊卷。57，没有。12，第3389-3394，2009。查看在：出版商的网站|谷歌学术
12. B. S. Kumar和M. Shrivastava，“第一部分：在LDMOS器件的准饱和物理学的统一”IEEE交易上的电子器件卷。65，没有。1，第191-198，2018。查看在：出版商的网站|谷歌学术
13. Y.胡，H.王，C. Du等人，“高电压（> 600 V）N-岛LDMOS与局部SOI技术掺杂步骤漂移区，”IEEE交易上的电子器件第63卷，no。1969-1976, 2016年5页。查看在：出版商的网站|谷歌学术
14. D. C. Burdeaux和W. R.汉堡，“RF功率LDMOS FET的固有可靠性，”在第49届国际可靠性物理研讨会论文集，IRPS '11，第5A.2.1-5A.2.9 2011。查看在：谷歌学术

版权

版权所有:莫海峰等这是一篇开放获取下发布的文章知识共享署名许可，其允许在任何介质无限制地使用，分发和再现时，所提供的原始工作正确的引用。