HCI的研究是为了提高氧化硅界面质量和降低界面附近的撞击电离[ 1]。最近，各种配置的LDMOS设备，即,drain extension, LOCOS, STI, SOI, super junction, floating field plate, and body buried layer, have been comprehensively reviewed [ 2]。场板或栅屏蔽是一种常见的还原表面场(RESURF)技术，最先应用于VDMOS器件[ 3.，然后引入到LDMOS设备[ 4]。有几篇论文阐述了利用浮动场板将流动电流路径推离器件表面的HCI机制[ 5, 6]。

鲁棒性是LDMOS承受来自输出不匹配或来自静电放电的功率的能力。LDMOS的鲁棒性可以与固有的寄生双极NPN晶体管相关[ 7，建议多服用身体兴奋剂以降低身体抵抗力。该装置可能会因为早期灯丝的形成而失效[ 8, 9]、深层植体引流管[ 10，及在引流侧植入ESD [ 11建议解决早期灯丝形成的问题。这些技术改变了通道和漂移区的电场分布，并对热载流子注入产生影响。

热载流子注入可靠性和鲁棒性一直是LDMOS的两个最重要的可靠性问题[ 8, 9, 12- - - - - - 14，之前已经分别讨论过了。分析了不同接地栅屏蔽结构下LDMOS的HCI和鲁棒性;揭示了HCI与鲁棒性之间权衡的机制。

栅极屏蔽降低了漂移区栅极侧的电场峰值，在楼梯间布置多个屏蔽层会使横向电场分布更加理想。然而，更多的屏蔽会导致更多的漏极电容和更少的漏极电流。屏蔽体的数量、屏蔽体的长度、硅与屏蔽体之间的氧化物厚度等结构设计都是为了获得恒定的横向场分布，以在鲁棒性、可靠性和性能之间进行平衡设计。配置的复杂性取决于设备的应用。一般情况下，双屏蔽结构更适合于LDMOS在28v下工作;然而，对于LDMOS工作在48v或更多，三个盾牌布置在楼梯可以更好。

LDMOS器件的结构如图所示 1。双接地栅极屏蔽位于漂移区上方，通过触点与电源连接。靠近栅极的是第一接地栅极屏蔽，氧化层较厚的是第二接地栅极屏蔽，增强了表面重振效果。这两个栅极屏蔽体的名称缩写为Gsh1和Gsh2。原始设备尺寸如图所示 1， Gsh1的长度为0.8 µm，靠近poly gate的右侧;Gsh2的长度为1.3 µm是0。6 µm在poly gate的右侧;氧化层厚度在Gsh1和硅之间为0.12 µ时，Gsh2与硅之间的氧化物厚度为0.26 µ除连接栅极屏蔽和接触金属栅极的桥外，栅极屏蔽不覆盖在poly栅极上;栅极屏蔽桥与栅极屏蔽材料相同，金属桥通过w -沉降器连接基材。 15]。该接点还连接金属1和源硅化物;然而，连接栅屏的触点不会通过栅屏到源硅化物。

基材的电阻率为0.01-0.02欧姆∗cm，基材上外延层的厚度为5 µm，电阻率1-2欧姆∗cm该器件的最大工作电压为32v，多晶硅栅长0.4 µm.漂移区域长度为2.8 µm，由两步掺杂形成，第一步从磷浓度2E12 cm的poly开始²第二步兴奋剂从0.6开始 µm来自poly，磷浓度1E12 cm²。

在强电场作用下，一些具有足够动能的幸运载流子撞击氧化硅界面，留下新的界面捕获电荷或新的离子键。导致on电阻、阈值电压和饱和电流的退化，这是HCI的普遍理解。如图所示 2由于Gsh1和Gsh2下的漂移区域被耗尽，因此Gsh1和Gsh2下的电流被推离界面，聚集到栅极和Gsh1附近的界面，水平电场和垂直电场都较强，导致HCI较差。在此基础上，对不同屏蔽结构栅极附近漂移区域的冲击电离和电场分布进行了模拟，以评估人机交互的可靠性。

与鲁棒性相对应的电路如图所示 3.，经TCAD仿真，漏极至基极电容 C_db漏极电压为28v时1.2 fF/mm是否为基电阻 R_b是1.9欧姆∗毫米。输出失配产生的功率会反射到LDMOS漏极，导致漏极电压高，漂移区电场强。然后产生电子-空穴对，空穴电流可能触发寄生NPN晶体管，导致早期灯丝的形成[ 8, 9，以及设备故障。在这种功率放电过程中，由于柯克效应，在靠近漏极的漂移区产生了最高的电场[。 16]。为了提高系统的鲁棒性和人机交互可靠性，需要对漏极和栅极附近漂移区域的电场进行精心设计。对于给定击穿电压的器件，在漏极附近的电场分布越好，在栅极附近的电场分布越差，反之亦然。这导致LDMOS的人机交互可靠性和鲁棒性的权衡设计。下一部分将进行TCAD仿真和不同栅格屏蔽结构的观测。

在本文的HCI应力条件下，漏极偏置为32v，栅极偏置为漏极电流为8ma /mm的电压。使用这种应力条件是因为最大工作电压是32v和静态漏极电流是8 mA/mm。用TCAD模拟了HCI应力条件下的电场分布和冲击电离，如图所示 4。为了揭示鲁棒性与电场分布的关系，在栅极接地时对器件进行偏置 V_ds等于65v，并模拟，如图所示 5。

从图中可以看出，在HCI应力条件下，峰值电场位于栅极和栅极屏蔽附近，与图中电流路径相比，栅极附近的漂移区域可以作为热载流子注入的区域。当栅极接地时，器件偏置时位于漏极附近的峰值电场 V_ds等于65v时，峰值电场应该足够低，以确保鲁棒性。为了揭示更多的信息，对不同屏蔽结构的器件进行了仿真。

图中总结了不同栅极屏蔽长度器件的峰值电场和冲击电离 6。在HCI应力条件下，栅极附近的电场和冲击电离随栅极屏蔽长度的增大而减小，而在65v条件下，漏极附近的电场随栅极屏蔽长度的增大而增大。具有较长的栅极屏蔽的指示装置具有较好的热载波抗干扰性，但鲁棒性较差，击穿电压较低，如图所示 6和表 1。对于漏极附近的电场，栅极屏蔽2的长度比栅极屏蔽1的长度更重要。对于栅极附近的电场，栅极屏蔽1的长度比栅极屏蔽2的长度更重要。随着栅极屏蔽氧化物厚度的减小，也可以得到类似的观察结果，如图所示 7和表 1。

结果表明，屏蔽层越长，器件的冲击电离越小，栅极附近的电场越小，可以获得较好的热载流子抗扰性;而漏极附近的电场分布越大，则鲁棒性越差。这可以解释为屏蔽部分越长，电场分布就会发生变化。由于屏蔽层是接地的，所以在漏极附近的屏蔽层有更多的电场线，而在屏蔽层较长的栅极附近的漂移区有更少的电场线。更重要的是，电流路径被栅极屏蔽推进到更深的硅，结果在更好的热载流子免疫，但较低的饱和电流，如表所示 1。类似的解释也适用于栅屏与硅之间的氧化层厚度。为了验证仿真结果，对不同接地栅屏蔽结构的器件进行了植入和测试。较长的栅极屏蔽层和较薄的氧化物都增强了栅极屏蔽层对硅的损耗，从而导致更多的电离电荷;根据麦克斯韦方程组的电荷和电场关系，这将减小局部电场峰值;而在相同的漏极电压下，漏极附近的电场峰值会增大。

数据 8和 9阐述了不同栅极屏蔽结构在HCI应力条件下的电阻和漏极电流随时间的变化。初始漏极电流为8ma /mm，漏极电压为32v, on电阻为 V_gs等于5v V_ds= 0.1 V。

可以看出，测试数据与TCAD仿真结果吻合，闸极附近的电场越强，其电阻和漏极电流的劣化越严重。可以观察到，电阻退化最坏的器件伴随着漏极正电流退化，而另一个器件伴随着漏极负电流退化。这可以解释为栅附近最强的冲击电离，导致热载流子注入发生在栅下的氧化硅界面和漂移区。电场峰值集中在栅氧化层附近的漂移区域，可能会降低诸如隧穿或栅氧化层击穿等可靠性问题。通过栅漏电流可以检测隧道效应，通过高温栅偏置试验(HTGB)可以验证栅氧化物的可靠性。

数字 10举例说明了不同栅极屏蔽结构器件的TLP结果。可以观察到该装置具有0.2 µm更短Gsh1和Gsh2, 0.02 µ氧化Gsh1 m厚0.02 µm较厚的Gsh2氧化物在产生相同电流时比其他结构能承受更高的漏极电压，表明可以释放更多的功率，具有更好的鲁棒性。回顾仿真，屏蔽越短氧化层越厚的器件在漏极附近的电场分布越均匀，峰值电场越低，这是其鲁棒性较好的原因。

设备直流数据列于表中 2，除条件E和条件H外，所有器件的击穿电压近似，原因是这两种器件的电场分布不均匀。第二栅屏蔽层的长度和氧化层厚度是影响击穿电压的重要因素。on电阻在极低的漏极电压下测试，几乎不受栅极屏蔽的影响，所以所有的器件都有一个近似的on电阻。屏蔽层将电流推入硅中，因此条件E、F、H的饱和电流小于另一条件。

综上所述，首先，栅极屏蔽较短或硅与屏蔽层之间的氧化物较厚会导致栅极附近电场分布较强，导致HCI可靠性较差，且第一栅极屏蔽比第二栅极屏蔽更显著。其次，栅极屏蔽长度越短或硅与屏蔽层之间的氧化物越厚，在漏极附近的电场分布越均匀，鲁棒性越好，击穿电压也越高，而且第二栅极屏蔽比第一栅极屏蔽更显著，尤其是击穿电压。最后，LDMOS的人机交互可靠性和鲁棒性必须权衡，这可以通过仔细选择接地栅屏蔽结构来实现。

不同的栅极屏蔽结构通过改变不同漂移区域内的电场分布，影响了人机交互的可靠性和鲁棒性。当屏蔽层较长或氧化物较薄时，从漏极到屏蔽层的电场线更多，从而减小了栅极附近的电场，这有利于人机接口的可靠性，但不利于健壮性。在另一种情况下，较短的屏蔽层或较厚的氧化层会使止于栅或源的电场线更多，增加栅附近的电场，这不利于人机接口的可靠性，但有利于增强稳健性。

实际上，根据麦克斯韦方程组的电荷和电场关系，栅屏的结构会改变硅界面附近的耗尽，从而改变局部电场。如前文所述，栅极附近电场峰值的增大会导致HCI变差，而漏极附近电场峰值的增大会导致鲁棒性变差。在漏极输出失配或漏极静电放电的情况下，功率反射到漏极，导致漏极附近的电场增加，导致电子-空穴对的产生;空穴电流增加了电压降 R_b，可触发NPN晶体管的开启。这就是ESD的过程，与漏极输出失配。采用栅极屏蔽结构，优化了漏极附近的电场峰值，使其具有更高的二次击穿电压，从而在NPN晶体管打开前可以释放更多的功率，具有更好的鲁棒性。

本文分析了LDMOS中HCI和ESD鲁棒性的权衡设计。漏极附近电场分布均匀，具有较好的鲁棒性和击穿电压;栅极附近电场分布均匀，具有较好的人机交互可靠性。通过对接地栅极结构的选择，可以获得最佳的人机交互和鲁棒性折衷。同时，漂移区的电场分布越均匀，越能释放柯克效应，从而使器件在较高的电压下具有更好的线性度。